drivers/staging/renesas/rcar/ddr/ddr_b/boot_init_dram_regdef.h

   1 /*
   2  * Copyright (c) 2015-2019, Renesas Electronics Corporation. All rights reserved.
   3  *
   4  * SPDX-License-Identifier: BSD-3-Clause
   5  */
   6
   7 #define RCAR_DDR_VERSION        "rev.0.36"
   8 #define DRAM_CH_CNT             (0x04)
   9 #define SLICE_CNT               (0x04)
  10 #define CS_CNT                  (0x02)
  11
  12 /* order : CS0A, CS0B, CS1A, CS1B */
  13 #define CSAB_CNT                (CS_CNT * 2)
  14
  15 /* order : CH0A, CH0B, CH1A, CH1B, CH2A, CH2B, CH3A, CH3B */
  16 #define CHAB_CNT                (DRAM_CH_CNT * 2)
  17
  18 /* pll setting */
  19 #define CLK_DIV(a, diva, b, divb) (((a) * (divb)) /((b) * (diva)))
  20 #define CLK_MUL(a, diva, b, divb) (((a) * (b)) / ((diva) * (divb)))
  21
  22 /* for ddr deisity setting */
  23 #define DBMEMCONF_REG(d3, row, bank, col, dw)   \
  24         ((d3) << 30 | ((row) << 24) | ((bank) << 16) | ((col) << 8) | (dw))
  25
  26 #define DBMEMCONF_REGD(density)                 \
  27 (DBMEMCONF_REG((density) % 2, ((density) + 1) / 2 + (29-3-10-2), 3, 10, 2))
  28
  29 #define DBMEMCONF_VAL(ch, cs) (DBMEMCONF_REGD(DBMEMCONF_DENS(ch, cs)))
  30
  31 /* refresh mode */
  32 #define DBSC_REFINTS            (0x0)
  33
  34 /* system registers */
  35 #define CPG_BASE                (0xE6150000U)
  36 #define CPG_FRQCRB              (CPG_BASE + 0x0004U)
  37
  38 #define CPG_PLLECR              (CPG_BASE + 0x00D0U)
  39 #define CPG_MSTPSR5             (CPG_BASE + 0x003CU)
  40 #define CPG_SRCR4               (CPG_BASE + 0x00BCU)
  41 #define CPG_PLL3CR              (CPG_BASE + 0x00DCU)
  42 #define CPG_ZB3CKCR             (CPG_BASE + 0x0380U)
  43 #define CPG_FRQCRD              (CPG_BASE + 0x00E4U)
  44 #define CPG_SMSTPCR5            (CPG_BASE + 0x0144U)
  45 #define CPG_CPGWPR              (CPG_BASE + 0x0900U)
  46 #define CPG_SRSTCLR4            (CPG_BASE + 0x0950U)
  47
  48 #define CPG_FRQCRB_KICK_BIT     (1U<<31)
  49 #define CPG_PLLECR_PLL3E_BIT    (1U<<3)
  50 #define CPG_PLLECR_PLL3ST_BIT   (1U<<11)
  51 #define CPG_ZB3CKCR_ZB3ST_BIT   (1U<<11)
  52
  53 #define RST_BASE                (0xE6160000U)
  54 #define RST_MODEMR              (RST_BASE + 0x0060U)
  55
  56 #define LIFEC_CHIPID(x)         (0xE6110040U + 0x04U * (x))
  57
  58 /* DBSC registers */
  59 #define DBSC_DBSYSCONF1         0xE6790004U
  60 #define DBSC_DBPHYCONF0         0xE6790010U
  61 #define DBSC_DBKIND             0xE6790020U
  62
  63 #define DBSC_DBMEMCONF(ch, cs)  (0xE6790030U + 0x10U * (ch) + 0x04U * (cs))
  64 #define DBSC_DBMEMCONF_0_0      0xE6790030U
  65 #define DBSC_DBMEMCONF_0_1      0xE6790034U
  66 #define DBSC_DBMEMCONF_0_2      0xE6790038U
  67 #define DBSC_DBMEMCONF_0_3      0xE679003CU
  68 #define DBSC_DBMEMCONF_1_2      0xE6790048U
  69 #define DBSC_DBMEMCONF_1_3      0xE679004CU
  70 #define DBSC_DBMEMCONF_1_0      0xE6790040U
  71 #define DBSC_DBMEMCONF_1_1      0xE6790044U
  72 #define DBSC_DBMEMCONF_2_0      0xE6790050U
  73 #define DBSC_DBMEMCONF_2_1      0xE6790054U
  74 #define DBSC_DBMEMCONF_2_2      0xE6790058U
  75 #define DBSC_DBMEMCONF_2_3      0xE679005CU
  76 #define DBSC_DBMEMCONF_3_0      0xE6790060U
  77 #define DBSC_DBMEMCONF_3_1      0xE6790064U
  78 #define DBSC_DBMEMCONF_3_2      0xE6790068U
  79 #define DBSC_DBMEMCONF_3_3      0xE679006CU
  80
  81 #define DBSC_DBSYSCNT0          0xE6790100U
  82
  83 #define DBSC_DBACEN             0xE6790200U
  84 #define DBSC_DBRFEN             0xE6790204U
  85 #define DBSC_DBCMD              0xE6790208U
  86 #define DBSC_DBWAIT             0xE6790210U
  87 #define DBSC_DBSYSCTRL0         0xE6790280U
  88
  89 #define DBSC_DBTR(x)            (0xE6790300U + 0x04U * (x))
  90 #define DBSC_DBTR0              0xE6790300U
  91 #define DBSC_DBTR1              0xE6790304U
  92 #define DBSC_DBTR3              0xE679030CU
  93 #define DBSC_DBTR4              0xE6790310U
  94 #define DBSC_DBTR5              0xE6790314U
  95 #define DBSC_DBTR6              0xE6790318U
  96 #define DBSC_DBTR7              0xE679031CU
  97 #define DBSC_DBTR8              0xE6790320U
  98 #define DBSC_DBTR9              0xE6790324U
  99 #define DBSC_DBTR10             0xE6790328U
 100 #define DBSC_DBTR11             0xE679032CU
 101 #define DBSC_DBTR12             0xE6790330U
 102 #define DBSC_DBTR13             0xE6790334U
 103 #define DBSC_DBTR14             0xE6790338U
 104 #define DBSC_DBTR15             0xE679033CU
 105 #define DBSC_DBTR16             0xE6790340U
 106 #define DBSC_DBTR17             0xE6790344U
 107 #define DBSC_DBTR18             0xE6790348U
 108 #define DBSC_DBTR19             0xE679034CU
 109 #define DBSC_DBTR20             0xE6790350U
 110 #define DBSC_DBTR21             0xE6790354U
 111 #define DBSC_DBTR22             0xE6790358U
 112 #define DBSC_DBTR23             0xE679035CU
 113 #define DBSC_DBTR24             0xE6790360U
 114 #define DBSC_DBTR25             0xE6790364U
 115 #define DBSC_DBTR26             0xE6790368U
 116
 117 #define DBSC_DBBL               0xE6790400U
 118 #define DBSC_DBRFCNF1           0xE6790414U
 119 #define DBSC_DBRFCNF2           0xE6790418U
 120 #define DBSC_DBTSPCNF           0xE6790420U
 121 #define DBSC_DBCALCNF           0xE6790424U
 122 #define DBSC_DBRNK(x)           (0xE6790430U + 0x04U * (x))
 123 #define DBSC_DBRNK2             0xE6790438U
 124 #define DBSC_DBRNK3             0xE679043CU
 125 #define DBSC_DBRNK4             0xE6790440U
 126 #define DBSC_DBRNK5             0xE6790444U
 127 #define DBSC_DBODT(x)           (0xE6790460U + 0x04U * (x))
 128
 129 #define DBSC_DBADJ0             0xE6790500U
 130 #define DBSC_DBDBICNT           0xE6790518U
 131 #define DBSC_DBDFIPMSTRCNF      0xE6790520U
 132 #define DBSC_DBDFICUPDCNF       0xE679052CU
 133
 134 #define DBSC_DBDFISTAT(ch)      (0xE6790600U + 0x40U * (ch))
 135 #define DBSC_DBDFISTAT_0                0xE6790600U
 136 #define DBSC_DBDFISTAT_1                0xE6790640U
 137 #define DBSC_DBDFISTAT_2                0xE6790680U
 138 #define DBSC_DBDFISTAT_3                0xE67906C0U
 139
 140 #define DBSC_DBDFICNT(ch)       (0xE6790604U + 0x40U * (ch))
 141 #define DBSC_DBDFICNT_0         0xE6790604U
 142 #define DBSC_DBDFICNT_1         0xE6790644U
 143 #define DBSC_DBDFICNT_2         0xE6790684U
 144 #define DBSC_DBDFICNT_3         0xE67906C4U
 145
 146 #define DBSC_DBPDCNT0(ch)       (0xE6790610U + 0x40U * (ch))
 147 #define DBSC_DBPDCNT0_0         0xE6790610U
 148 #define DBSC_DBPDCNT0_1         0xE6790650U
 149 #define DBSC_DBPDCNT0_2         0xE6790690U
 150 #define DBSC_DBPDCNT0_3         0xE67906D0U
 151
 152 #define DBSC_DBPDCNT1(ch)       (0xE6790614U + 0x40U * (ch))
 153 #define DBSC_DBPDCNT1_0         0xE6790614U
 154 #define DBSC_DBPDCNT1_1         0xE6790654U
 155 #define DBSC_DBPDCNT1_2         0xE6790694U
 156 #define DBSC_DBPDCNT1_3         0xE67906D4U
 157
 158 #define DBSC_DBPDCNT2(ch)       (0xE6790618U + 0x40U * (ch))
 159 #define DBSC_DBPDCNT2_0         0xE6790618U
 160 #define DBSC_DBPDCNT2_1         0xE6790658U
 161 #define DBSC_DBPDCNT2_2         0xE6790698U
 162 #define DBSC_DBPDCNT2_3         0xE67906D8U
 163
 164 #define DBSC_DBPDCNT3(ch)       (0xE679061CU + 0x40U * (ch))
 165 #define DBSC_DBPDCNT3_0         0xE679061CU
 166 #define DBSC_DBPDCNT3_1         0xE679065CU
 167 #define DBSC_DBPDCNT3_2         0xE679069CU
 168 #define DBSC_DBPDCNT3_3         0xE67906DCU
 169
 170 #define DBSC_DBPDLK(ch)         (0xE6790620U + 0x40U * (ch))
 171 #define DBSC_DBPDLK_0           0xE6790620U
 172 #define DBSC_DBPDLK_1           0xE6790660U
 173 #define DBSC_DBPDLK_2           0xE67906a0U
 174 #define DBSC_DBPDLK_3           0xE67906e0U
 175
 176 #define DBSC_DBPDRGA(ch)        (0xE6790624U + 0x40U * (ch))
 177 #define DBSC_DBPDRGD(ch)        (0xE6790628U + 0x40U * (ch))
 178 #define DBSC_DBPDRGA_0          0xE6790624U
 179 #define DBSC_DBPDRGD_0          0xE6790628U
 180 #define DBSC_DBPDRGA_1          0xE6790664U
 181 #define DBSC_DBPDRGD_1          0xE6790668U
 182 #define DBSC_DBPDRGA_2          0xE67906A4U
 183 #define DBSC_DBPDRGD_2          0xE67906A8U
 184 #define DBSC_DBPDRGA_3          0xE67906E4U
 185 #define DBSC_DBPDRGD_3          0xE67906E8U
 186
 187 #define DBSC_DBPDSTAT(ch)       (0xE6790630U + 0x40U * (ch))
 188 #define DBSC_DBPDSTAT_0         0xE6790630U
 189 #define DBSC_DBPDSTAT_1         0xE6790670U
 190 #define DBSC_DBPDSTAT_2         0xE67906B0U
 191 #define DBSC_DBPDSTAT_3         0xE67906F0U
 192
 193 #define DBSC_DBBUS0CNF0         0xE6790800U
 194 #define DBSC_DBBUS0CNF1         0xE6790804U
 195
 196 #define DBSC_DBCAM0CNF1         0xE6790904U
 197 #define DBSC_DBCAM0CNF2         0xE6790908U
 198 #define DBSC_DBCAM0CNF3         0xE679090CU
 199 #define DBSC_DBBSWAP            0xE67909F0U
 200 #define DBSC_DBBCAMDIS          0xE67909FCU
 201 #define DBSC_DBSCHCNT0          0xE6791000U
 202 #define DBSC_DBSCHCNT1          0xE6791004U
 203 #define DBSC_DBSCHSZ0           0xE6791010U
 204 #define DBSC_DBSCHRW0           0xE6791020U
 205 #define DBSC_DBSCHRW1           0xE6791024U
 206
 207 #define DBSC_DBSCHQOS_0(x)      (0xE6791030U +0x10U * (x))
 208 #define DBSC_DBSCHQOS_1(x)      (0xE6791034U +0x10U * (x))
 209 #define DBSC_DBSCHQOS_2(x)      (0xE6791038U +0x10U * (x))
 210 #define DBSC_DBSCHQOS_3(x)      (0xE679103CU +0x10U * (x))
 211
 212 #define DBSC_DBSCTR0            0xE6791700U
 213 #define DBSC_DBSCTR1            0xE6791708U
 214 #define DBSC_DBSCHRW2           0xE679170CU
 215
 216 #define DBSC_SCFCTST01(x)       (0xE6791700U + 0x08U * (x))
 217 #define DBSC_SCFCTST0           0xE6791700U
 218 #define DBSC_SCFCTST1           0xE6791708U
 219 #define DBSC_SCFCTST2           0xE679170CU
 220
 221 #define DBSC_DBMRRDR(chab)      (0xE6791800U + 0x04U * (chab))
 222 #define DBSC_DBMRRDR_0          0xE6791800U
 223 #define DBSC_DBMRRDR_1          0xE6791804U
 224 #define DBSC_DBMRRDR_2          0xE6791808U
 225 #define DBSC_DBMRRDR_3          0xE679180CU
 226 #define DBSC_DBMRRDR_4          0xE6791810U
 227 #define DBSC_DBMRRDR_5          0xE6791814U
 228 #define DBSC_DBMRRDR_6          0xE6791818U
 229 #define DBSC_DBMRRDR_7          0xE679181CU
 230
 231 #define DBSC_DBMEMSWAPCONF0     0xE6792000U
 232
 233 #define DBSC_DBMONCONF4         0xE6793010U
 234
 235 #define DBSC_PLL_LOCK(ch)       (0xE6794054U + 0x100U * (ch))
 236 #define DBSC_PLL_LOCK_0         0xE6794054U
 237 #define DBSC_PLL_LOCK_1         0xE6794154U
 238 #define DBSC_PLL_LOCK_2         0xE6794254U
 239 #define DBSC_PLL_LOCK_3         0xE6794354U
 240
 241 /* STAT registers */
 242 #define MSTAT_SL_INIT           0xE67E8000U
 243 #define MSTAT_REF_ARS           0xE67E8004U
 244 #define MSTATQ_STATQC           0xE67E8008U
 245 #define MSTATQ_WTENABLE         0xE67E8030U
 246 #define MSTATQ_WTREFRESH        0xE67E8034U
 247 #define MSTATQ_WTSETTING0       0xE67E8038U
 248 #define MSTATQ_WTSETTING1       0xE67E803CU
 249
 250 #define QOS_BASE1               (0xE67F0000U)
 251 #define QOSCTRL_RAS             (QOS_BASE1 + 0x0000U)
 252 #define QOSCTRL_FIXTH           (QOS_BASE1 + 0x0004U)
 253 #define QOSCTRL_RAEN            (QOS_BASE1 + 0x0018U)
 254 #define QOSCTRL_REGGD           (QOS_BASE1 + 0x0020U)
 255 #define QOSCTRL_DANN            (QOS_BASE1 + 0x0030U)
 256 #define QOSCTRL_DANT            (QOS_BASE1 + 0x0038U)
 257 #define QOSCTRL_EC              (QOS_BASE1 + 0x003CU)
 258 #define QOSCTRL_EMS             (QOS_BASE1 + 0x0040U)
 259 #define QOSCTRL_INSFC           (QOS_BASE1 + 0x0050U)
 260 #define QOSCTRL_BERR            (QOS_BASE1 + 0x0054U)
 261 #define QOSCTRL_RACNT0          (QOS_BASE1 + 0x0080U)
 262 #define QOSCTRL_STATGEN0        (QOS_BASE1 + 0x0088U)
 263
 264 /* other module */
 265 #define THS1_THCTR              0xE6198020U
 266 #define THS1_TEMP               0xE6198028U
 267
 268 #define DBSC_BASE               (0xE6790000U)
 269 #define DBSC_DBSCHQOS00         (DBSC_BASE + 0x1030U)
 270 #define DBSC_DBSCHQOS01         (DBSC_BASE + 0x1034U)
 271 #define DBSC_DBSCHQOS02         (DBSC_BASE + 0x1038U)
 272 #define DBSC_DBSCHQOS03         (DBSC_BASE + 0x103CU)
 273 #define DBSC_DBSCHQOS40         (DBSC_BASE + 0x1070U)
 274 #define DBSC_DBSCHQOS41         (DBSC_BASE + 0x1074U)
 275 #define DBSC_DBSCHQOS42         (DBSC_BASE + 0x1078U)
 276 #define DBSC_DBSCHQOS43         (DBSC_BASE + 0x107CU)
 277 #define DBSC_DBSCHQOS90         (DBSC_BASE + 0x10C0U)
 278 #define DBSC_DBSCHQOS91         (DBSC_BASE + 0x10C4U)
 279 #define DBSC_DBSCHQOS92         (DBSC_BASE + 0x10C8U)
 280 #define DBSC_DBSCHQOS93         (DBSC_BASE + 0x10CCU)
 281 #define DBSC_DBSCHQOS120        (DBSC_BASE + 0x10F0U)
 282 #define DBSC_DBSCHQOS121        (DBSC_BASE + 0x10F4U)
 283 #define DBSC_DBSCHQOS122        (DBSC_BASE + 0x10F8U)
 284 #define DBSC_DBSCHQOS123        (DBSC_BASE + 0x10FCU)
 285 #define DBSC_DBSCHQOS130        (DBSC_BASE + 0x1100U)
 286 #define DBSC_DBSCHQOS131        (DBSC_BASE + 0x1104U)
 287 #define DBSC_DBSCHQOS132        (DBSC_BASE + 0x1108U)
 288 #define DBSC_DBSCHQOS133        (DBSC_BASE + 0x110CU)
 289 #define DBSC_DBSCHQOS140        (DBSC_BASE + 0x1110U)
 290 #define DBSC_DBSCHQOS141        (DBSC_BASE + 0x1114U)
 291 #define DBSC_DBSCHQOS142        (DBSC_BASE + 0x1118U)
 292 #define DBSC_DBSCHQOS143        (DBSC_BASE + 0x111CU)
 293 #define DBSC_DBSCHQOS150        (DBSC_BASE + 0x1120U)
 294 #define DBSC_DBSCHQOS151        (DBSC_BASE + 0x1124U)
 295 #define DBSC_DBSCHQOS152        (DBSC_BASE + 0x1128U)
 296 #define DBSC_DBSCHQOS153        (DBSC_BASE + 0x112CU)